Apple Neural Engine(ANE) 하드웨어 아키텍처 리버스 엔지니어링 분석 보고
* Apple M1 칩에 내장된 ANE 하드웨어 아키텍처 역분석을 통한 16개 연산 코어 및 데이터 경로 구조 규명 * 2017년 합성곱 신경망(CNN) 중심 설계로 인해 최신 트랜스포머 기반 대규모 언어 모델(LLM) 처리 시 DRAM 대역폭 병목 현상 발생 확인 * 명령어 세트 구조(ISA) 없이 하드웨어 설정 레지스터를 직접 기록하는 작업 기술자(Task Descriptor) 기반 고정 기능 데이터플로우 구조 파악 * 커널 메모리와 타일 메모리의 비대칭적 분리 및 DMA 직렬 요청 구조로 인한 단일 토큰 디코딩 처리량 한계 노출