editoy

삼성전자, LPDDR5X-PIM을 통한 인메모리 컴퓨팅 구현 및 기술적 도전 과제

8/30/2026

토킹 포인트

  • LPDDR5X-PIM 설계를 통한 메모리 내부 대역폭 극대화 및 MAC 유닛 구현
  • 표준 LPDDR5X 프로토콜 유지 및 특수 행 주소를 활용한 연산 모드 제어 방식 채택
  • 다수의 칩 구성 시 Intel Meteor Lake NPU 수준의 연산 처리량 달성 가능성
  • 메모리 영역 격리 및 멀티태스킹 환경에서의 소프트웨어 구현 복잡성 및 제약 사항

시황 포커스

  • 메모리 내부 대역폭을 614 GB/s까지 끌어올려 기존 외부 인터페이스의 물리적 한계를 효과적으로 극복함.
  • 표준 메모리 컨트롤러를 그대로 사용할 수 있도록 설계하여 새로운 하드웨어 도입에 따른 진입 장벽을 낮춘 전략이 매우 효율적임.
  • 단일 칩의 연산 성능은 낮으나, 여러 칩을 조합할 경우 Intel Meteor Lake NPU 수준의 성능 구현이 가능해 시스템 설계의 유연성이 높음.
  • PIM 모드와 일반 메모리 액세스가 동시에 수행될 수 없어, 실제 구동 시 소프트웨어 최적화 난이도가 매우 높을 것으로 예상됨.
  • 현대적인 멀티태스킹 운영체제 환경에서 다른 스레드의 접근을 차단하거나 인터럽트를 금지해야 하는 등 시스템 레벨의 제약이 큼.
  • 메모리 채널 격리가 필수적이므로, PIM 전용 채널 설정 시 전체 시스템의 대역폭 효율이 저하될 가능성이 존재함.
  • 하드웨어적인 창의성과 구현 능력은 뛰어나나, 상용화를 위해서는 복잡한 소프트웨어 스택 및 전용 라이브러리 구축이 최우선 과제임.

트렌드 키워드

  • PIM (Processing-in-Memory):

    메모리 칩 내부에 연산 기능을 통합하여 데이터 이동을 최소화하고 대역폭을 높이는 기술

    메모리 칩 내의 연산은 더 높은 내부 대역폭을 활용할 수 있기 때문에 수년간 매력적인 제안이었음PIM
  • MAC (Multiply-Accumulate):

    곱셈과 덧셈을 동시에 수행하는 연산 단위로 AI 모델의 행렬 연산 핵심 요소

    삼성은 LPDDR5X 칩 내에 MAC 유닛을 구현하고 있음
  • LPDDR5X :

    저전력 고성능 DRAM 표준의 최신 버전

    1 / 3
    삼성의 LPDDR5X-PIM은 16개 뱅크를 가진 일반적인 LPDDR5X-9600 칩과 유사함
  • TOPS (Tera Operations Per Second, Trillions of Operations Per Second):

    초당 1조 번의 연산 횟수를 나타내는 성능 지표

    1 / 6
    패키지 전체의 연산 처리량은 2.4 TOPS에 달함
  • SIMD (Single Instruction Multiple Data):

    하나의 명령어로 여러 데이터를 동시에 처리하는 병렬 연산 방식

    PIM 연산은 연산, 스케일 팩터 및 하나의 소스 피연산자가 모든 뱅크에서 동일한 매우 제한적인 SIMD 프로세서처럼 작동함
  • MMIO (Memory Mapped I/O):

    하드웨어 장치의 레지스터를 메모리 주소 공간에 매핑하여 제어하는 방식

    삼성은 일종의 MMIO 주소처럼 작동하는 특수 행 주소를 설정함으로써 이를 달성함